FreeCbb 提供常用硬件基础模块（Common Building Blocks，简称 CBB）的在线参数化生成服务。选择模块、配置参数，即可生成并下载对应的 Verilog RTL，用于自己的硬件设计。
本 Wiki 提供模块的功能介绍、参数说明、接口定义和使用示例，帮助你完成模块选型、配置与集成。
生成参数用于确定本次生成的硬件结构；需要更换配置时，请重新生成。运行时可调整的功能，以各模块的接口说明为准。
前往 CBB 使用手册目录，查看各模块的功能、参数、接口和使用示例。
使用时请确认手册版本与所选模块版本一致。
如果手册提供资源或性能数据，请同时查看其测试器件、工具版本和参数配置。
本网站已对提供的 CBB 进行充分验证，但不保证验证的完备性，也不保证覆盖所有参数组合、使用场景和运行环境。用户应结合实际应用需求，自行完成必要的仿真、综合、时序分析及系统验证。
使用本网站提供的 CBB 及其生成代码所产生的任何后果与损失，均由用户自行承担。
本网站生成、交付的代码均采用 MIT 协议。
如果你发现任何 Bug、有改进建议或其他反馈，欢迎通过 [email protected] 联系我们。